- SRAM和DRAM
概要：本文详细介绍了静态随机存取存储器（SRAM）与动态随机存取存储器（DRAM）在结构、原理、速度、功耗、成本、应用等方面的差异，并深入解析SRAM的6T结构工作机制及其设计背后的逻辑。
1. SRAM与DRAM对比表
| 特性 | SRAM（静态随机存取存储器） | DRAM（动态随机存取存储器） |
|---|---|---|
| 工作原理 | 使用触发器（Flip-Flop），由6个晶体管构成一个存储单元。只要通电，数据就保持稳定。 | 使用电容（Capacitor）和1个晶体管构成一个存储单元。电容会漏电，需要定期刷新。 |
| 速度 | 非常快。访问速度在纳秒（ns）级别，是计算机中最快的内存之一。 | 较慢。需要刷新周期，访问速度通常为几十纳秒，比SRAM慢。 |
| 密度与容量 | 低。结构复杂（6晶体管/单元），占用芯片面积大，所以容量小，成本高。 | 高。结构简单（1晶体管+1电容/单元），占用芯片面积小，所以容量大，成本低。 |
| 功耗 | 较高。因为需要持续电流来维持触发器的状态。 | 较低（待机时）。但刷新操作会带来额外的功耗。 |
| 成本 | 高。由于结构复杂，占用硅片面积大。 | 低。结构简单，易于制造大容量内存。 |
| 主要应用 | CPU缓存（L1, L2, L3 Cache）。对速度要求极高的地方。 | 主内存（内存条）。对容量要求高的地方。 |
| 刷新需求 | 不需要刷新。 | 需要定期刷新（通常每64ms一次），以维持电容上的电荷。 |
2. SRAM结构详解
2.1 SRAM基本结构
- 典型SRAM由六个晶体管组成。
- 每一 bit 存储在由4个场效应管构成的两个交叉耦合的反相器中。
- 两侧的场效应管用于控制读写的位线（BitLine）。
图片示例：
2.2 SRAM工作原理
反相器逻辑
- 当输入 A 为 1 时，下管导通，输出 Q 为 0；
- 当输入 A 为 0 时，上管导通，输出 Q 为 1。
2.3 读操作原理
- 假设 Q = 1；
- 第一步：字线 WL 有效，使访问晶体管 M5 与 M6 通路；
- 第二步：Q 的值传递到位线 BL 和 BL反；
- BL反：通过 M1 与 M5 导通，连至低电平，逻辑值为 0；
- BL：通过 M4 与 M6 导通，连至 VDD，逻辑值为 1。
2.4 写操作原理
- 写周期开始时，将要写入的状态加载到位线；
- 例如写入 0，则设置 BL 为 0；
- 激活字线 WL，高电平使得位线的状态被写入到基本单元中。
3. 为什么采用6T结构（而不是3T）
3.1 双稳态电路的必要性
- 核心思想：双稳态电路（The Bistable Latch）
- 由两个反相器（4个晶体管）首尾相接构成；
- 状态一：Q=1 → Q_bar=0 → Q=1；
- 状态二：Q=0 → Q_bar=1 → Q=0；
- 实现稳定、可靠的状态保持。
这种结构就像两个在扳手腕的人，势均力敌，永远处于两个稳定状态之一。除非有外部信号强制改变，否则状态不会改变。
3.2 优势总结
- 无需刷新：真正实现“静态”存储；
- 高噪声容限：正反馈机制能抵抗干扰；
- 低功耗维持状态：只要不断电，就能一直保持数据；
- 对比3T结构：
- 3T仍依赖电容存储，类似DRAM；
- 电荷易泄漏、需刷新、抗干扰差。
4. DRAM结构简析
- DRAM 的数据由电容存储；
- 电容存储的是电荷，存在自然泄漏问题；
- 需要周期性刷新（如每64ms）以维持数据的正确性。
留下评论