HDMI 原理图设计
0. Pin 概述
一个标准的 HDMI Type-A 接口原理图通常可以划分为以下几个核心部分：
- 连接器
- TMDS 差分信号对（核心数据通道）
- DDC 通道（即插即用和 HDCP 通信）
- CEC 通道（消费电子控制）
- 热插拔检测通道
- +5V 电源通道
- 屏蔽和接地
1. HDMI 连接器
HDMI Type-A 接口有 19 个引脚。在原理图符号中，它会清晰地标出每个引脚的定义。
- 引脚 1-9： TMDS Data 0, 1, 2 通道（每个通道包括数据+、数据-和屏蔽）。
- 引脚 10-12： TMDS Clock 通道（时钟+、时钟-和屏蔽）。
- 引脚 13： CEC（消费电子控制）。
- 引脚 14： 保留（在原理图中通常悬空）。
- 引脚 15： SCL（DDC 时钟线）。
- 引脚 16： SDA（DDC 数据线）。
- 引脚 17： 地（DDC/CEC 的参考地）。
- 引脚 18： +5V 电源（最大电流 50mA）。
- 引脚 19： HPD（热插拔检测）。
注意，HDMI 工作在 FRL 模式，区别于 TMDS 模式。FRL 模式的 Clock 嵌入在 Data 的通道中，在 Sink 端透过 Clock Recovery 解析出 Clock，没有和 TMDS 模式一样独立的时钟通道。
2. TMDS 差分信号对 - 设计的核心与难点
这是 HDMI 传输高速视频音频数据的通道，包括 3 对差分数据和 1 对差分时钟。信号速率非常高（例如，1080p@60Hz 可达 1.485 Gbps，4K@60Hz 可达 5.94 Gbps），因此信号完整性是设计的重中之重。
2.1 耦合电容
- 作用： 隔直流通交流。HDMI 规范要求使用交流耦合，这意味着发送端和接收端的直流偏置电平可以不同。
- 取值： 典型值为 100nF，建议使用 0402 或 0201 封装的优质高频陶瓷电容（如 NPO/COG 材质）。
- 位置： 必须放置在靠近发送端的位置（即靠近主芯片或 HDMI 发射器）。
- 连接： 串联在每条差分线的正极和负极路径上。原理图上会有 4 对（3 对数据+1 对时钟）共 8 个电容。
问：下面这个原理图中为什么使用 2.2uF 的耦合电容？
答：此版本为V01版本，后续已更正为2.2uF。
2.2 ESD 保护二极管
- 作用： 静电防护
- 选型：
- 必须选择专为高速接口设计的 ESD 保护器件，其结电容要非常小（通常要求<0.5pF，理想值<0.3pF）。过大的结电容会严重衰减高速信号。
- 通常一个集成的 ESD 保护芯片会包含 4 对差分通道（8 条线）的保护。
- 位置： 放置在 HDMI 连接器之后，耦合电容之前。即信号流向为：Connector -> ESD 芯片 -> 耦合电容 -> 主芯片。
TMDS 部分原理图片段示意：
HDMI_CONNECTOR ESD_ARRAY AC_COUPLING_CAPACITORS MAIN_SOC
Pin1 (TMDS2+) -------|--|(DIODE)--|-----||---[100nF]|---|----------------- TX2+
Pin3 (TMDS2-) -------|--|(DIODE)--|-----||---[100nF]|---|----------------- TX2-
Pin4 (TMDS1+) -------|--|(DIODE)--|-----||---[100nF]|---|----------------- TX1+
... (以此类推)
Pin12(TMDS CLK+)-----|--|(DIODE)--|-----||---[100nF]|---|----------------- TXCLK+
2.3 HDMI2.1 兼容 HDMI2.0 以下的直流偏置
- 工作在 HDMI2.1 模式， HDMI0_TX_ON_H 配置为低电平， Q5003， Q5004， Q5005， Q5006 不导通。
- 工作在 HDMI2.0 及以下模式时， HDMI0_TX_ON_H 配置为高电平， 只需 Q5003 即可，其它三 LANE 的下拉场管 Q5004， Q5005， Q5006 可以不焊， 焊上 R5040， R5041， R5042； 对地 590ohm 电阻与 Sink 端上拉 50ohm 电阻形成一个直流偏置，大约 3V。
问：这样的要求可以在哪里查到？ 答：这是RK cpu的要求，一般来说，HDMI1.4以上速率比较高，需要外挂芯片，而RK把这部分做到了CPU中，对于HDMI2.1，就需要外部电路配合。
提供一定的偏置电压，相比于0电压上的差分，抗干扰能力更强。如果差分信号（比如 D+ 和 D-）围绕 0V 摆动，它们的电压绝对值非常低，很容易落入地噪声的“势力范围”内。一个地平面的瞬间波动就可能被误认为是有效信号。
3. DDC 通道 - I²C 接口
DDC 由 SCL（时钟）和 SDA（数据）两条线组成，它是一个标准的 I²C 总线。
原理图设计要点：
- 上拉电阻：
- DDC 总线是开漏输出，必须在源端（即设备端）提供上拉电阻。
- 阻值： 典型值为 4.7kΩ。如果总线负载重或线路长，可以适当减小（如 3.3kΩ）。
- 上拉电压： 必须上拉到 HDMI 接口的+5V 电源上（即引脚 18 的+5V），因为连接的显示器（Sink 端）的 EDID ROM 是用这个电压工作的。
- ESD 保护：
- DDC 线是低速信号，对 ESD 器件的结电容要求不高，可以使用普通的 ESD 保护器件（结电容可大于 10pF）。通常会和 CEC、HPD 信号用一个多通道的 ESD 保护芯片。
- 电平：
- 按照 HDMI 1.3a 规范，HDMI 源端 DDC 的上拉电阻最小为 1.5kΩ，HDMI 认证中 DDC 电平的要求在 4.5 ～ 5.5V 之间， RK3588 IO 不支持 5V 电平，必须增加电平转换电路
- 按照 HDMI 1.3a 规范，HDMI 源端 DDC 的上拉电阻最小为 1.5kΩ，HDMI 认证中 DDC 电平的要求在 4.5 ～ 5.5V 之间， RK3588 IO 不支持 5V 电平，必须增加电平转换电路
4. CEC 通道
- CEC：
- 上拉电阻： 和 DDC 一样，也是开漏总线，需要上拉电阻。
- ESD 保护： 需要 ESD 保护。
- CEC 隔离电路
CEC 协议规定是 3.3V 电平，但是协议要求，往 CEC 管脚通过 27K 电阻加 3.3V 电压，漏电不允许超过 1.8uA。
当 RK3588 的 IO Domain 处于断电状态时，若其 IO 引脚上存在外部电压，则可能发生漏电现象。例如，在 RK3588 完全断电的情况下，如果 HDMI 线仍连接着电视或显示器等 Sink 设备，此时 Sink 端的 CEC（消费电子控制）信号仍带电，会通过 HDMI 线将电流泄漏至 RK3588 的 IO 端口，导致 CEC 漏电流超过 1.8 微安。为避免此类漏电问题，需在外部设计并添加相应的隔离电路。
问：此处阻值为什么没按手册中设计？ 答：51K确实比较大，可能导致上升沿过缓。不过这个功能基本没使用，忽略。
5. HPD
- HPD（热插拔检测）：
- 功能： 显示器通过将此引脚拉高来告知源端“我已连接上电”。
- 设计： 双MOS进行电平转换。
- 电平匹配： 关键是电平匹配。显示器的 HPD 输出是高电平（约 5V），而主芯片 GPIO 可能是 3.3V。因此，通常需要一个电平转换电路（如一个由 5V 供电的电压比较器，或一个简单的电阻分压电路），或者使用一个耐压 5V 的 GPIO。
- ESD 保护： 需要 ESD 保护。
5. +5V 电源和地
- +5V 电源（Pin18）：
- 源端（Source）： 如果设备是源端（如电视盒子、电脑），需要提供一个+5V/50mA 的电源给显示器的 EDID ROM 等电路供电。
- Sink 端（Sink）： 如果设备是接收端（如显示器），会接收这个 5V 电源。
- HDMI 座子的 Pin18 电压需保证在 4.8-5.3V 之间，管脚需放置 1uF 去耦电容，不得删减，布局时，靠近 HDMI 座子管脚放置。
- 地： 所有 GND 引脚都必须可靠连接到系统的数字地。
留下评论