逻辑器件概要

概要：本文概述了常见逻辑电平类型（如 TTL、CMOS、LVTTL、LVCOMS、CML、ECL 等）及其逻辑器件对应关系，详细解释了各种电平参数（VOH、VIH、VIL、VOL、Vt 等）的含义与判断标准，并介绍了电平互联、电平转换及开路门的应用。文中配有多幅图示，便于理解逻辑门特性的电气参数与使用方法。

1. 常见逻辑电平类型一览

TTL、CMOS、LVTTL、LVCOMS、CML、ECL、PECL、LVPECL、LVDS、RS232、RS422、RS485 等。

TTL 和 CMOS 的逻辑电平按典型电压可分为以下四类：

• 5V 系列
• 3.3V 系列
• 2.5V 系列
• 1.8V 系列

其中，5V TTL 和 5V CMOS 是通用逻辑电平；3.3V 及以下的逻辑电平被称为低电压逻辑电平，常用的为 LVTTL。此外，还有 2.5V 和 1.8V 两种低电压逻辑电平。

---

2. 各种逻辑电平对应的逻辑器件

图片源自 TI 官方文档：《How to Select Little Logic》

常用逻辑电平包括：

• TTL （Transistor-Transistor Logic）
• CMOS （Complementary Metal-Oxide-Semiconductor）
• LVTTL、LVCMOS（低电压版本）

其他高速电平大多衍生自 TTL 和 CMOS。

---

3. 各类逻辑电平及阈值判断

图片源自 TI 官方文档：《Logic Guide》

3.1 电平定义说明：

1. 输入高电平（VIH）：输入 ≥ VIH → 判断为高电平
2. 输入低电平（VIL）：输入 ≤ VIL → 判断为低电平
3. 输出高电平（VOH）：输出 ≥ VOH → 输出为高
4. 输出低电平（VOL）：输出 ≤ VOL → 输出为低
5. 阈值电平（Vt）：输入电压使输出从低到高（或反之）变化的参考点，通常约为 Vdd/2。

注：输入电平若处在 VIH 与 VIL 之间的区域，输出状态不稳定。

电平参数的一般关系为：

VOH > VIH > Vt > VIL > VOL

---

4. 电平互联与记忆技巧

4.1 电平兼容性简记：

• 5V TTL 的电平阈值 ≈ 3.3V LVTTL 的电平阈值
• 5V CMOS 的电平阈值按比例分布，如：
  • VOL ≈ 0.1 × VCC
  • VIL ≈ 0.3 × VCC
  • VIH ≈ 0.7 × VCC
  • VOH ≈ 0.9 × VCC

---

5. CMOS 电压与速度关系

说明：电压越小，速度越快。

---

6. 电流参数说明

• IOH：输出为高电平时的负载电流（拉电流）
• IOL：输出为低电平时的负载电流（灌电流）
• IIH：输入为高电平时的电流（灌电流）
• IIL：输入为低电平时的电流（拉电流）

---

7. 开路门（Open-Drain / Open-Collector / Output-Enable）

门电路输出极未接负载电阻而直接引出，称为开路门：

7.1 OC 门

• 定义：OC 门是特指双极型晶体管（BJT） 逻辑家族（如 74 系列 TTL 电路）中的一种输出结构。它的输出级晶体管的集电极是悬空（开路）的，没有内部的上拉负载电阻。
• 关键特性：
  • 输出端无法靠自己输出高电平。当内部晶体管关闭时，输出处于高阻状态。
  • 必须在外部连接一个上拉电阻（Pull-up Resistor）到电源（Vcc），电路才能正常工作。
  • 输出的高电平电压值由外部上拉电阻所连接的电源电压决定，而不是由芯片本身的 Vcc 决定。
• 主要应用：
  • 电平转换：例如，一个 5V 供电的 TTL 芯片，其 OC 输出可以通过上拉电阻连接到 12V 电源，从而轻松实现 5V 到 12V 的电平转换。
  • “线与”（Wire-AND）逻辑：多个 OC 门的输出可以直接连接在一起，共享一个上拉电阻。只有当所有输出都为高阻态时，总线才为高电平；只要有一个输出导通（输出低电平），总线就被拉低。这实现了逻辑“与”的功能，而无需额外的与门芯片。
  • 驱动大电流负载：如继电器、LED、蜂鸣器等，这些负载所需的电流可能远大于普通逻辑门的输出能力。

7.2 OD 门

• 定义：OD 门是金属氧化物半导体场效应晶体管（MOSFET） 逻辑家族（如 CMOS 系列）中的对应概念。它与 OC 门在功能上完全等效，只是实现的器件不同（MOSFET vs. BJT）。它的输出级 MOSFET 的漏极是悬空（开路）的。
• 关键特性：
  • 和 OC 门一样，无法靠自己输出高电平，必须外接上拉电阻。
  • 输出的高电平电压由上拉电阻所连接的电源电压决定。
• 主要应用：
  • 与 OC 门完全相同：电平转换、“线与”逻辑、驱动负载。
  • 在现代电子设计中，由于 CMOS 技术成为主流，OD 结构比 OC 更为常见。几乎所有现代微控制器（如 STM32, Arduino 的 MCU）的 I/O 口都可以配置为开漏输出模式。

7.3 OE 门

• 定义：OE不是一个门的类型，而是一个控制信号。它常见于具有三态输出（Tri-State Output）的逻辑门、缓冲器（Buffer）、锁存器（Latch）等芯片上。
• 关键特性：
  • 它控制着输出端是处于正常工作状态（输出高电平或低电平），还是处于高阻抗状态（High-Impedance, Hi-Z）。
  • OE 有效（通常是低电平有效 OE#）：输出端正常工作，根据输入数据输出 0 或 1。
  • OE 无效：输出端与电路“断开”，呈现极高的阻抗，相当于从总线上消失了，不会影响总线上的其他设备。
• 主要应用：
  • 总线共享：这是 OE 最重要的应用。在多设备共享同一条数据总线（如 I2C、SPI、并行总线）的系统中，同一时间只能有一个设备向总线发送数据。其他设备的输出必须被禁用（OE 无效），使其输出为高阻态，从而不会与正在通信的设备发生冲突。

使用注意：

需外接上拉（OC/OD）或下拉（OE）电阻，电阻值应满足以下条件：

• 上拉电阻 RL 应满足：
  1. RL < (VCC - VOH) / (n × IOH + m × IIH) → 保证拉电流足够
  2. RL > (VCC - VOL) / (IOL + m × IIL) → 保证灌电流足够小

其中：

• n：线与的开路门数量
• m：被驱动的输入端数量

---

8. 开路门电路图示

8.1 OC / OD 门

说明：A 点的高电平由外部上拉电阻 Rc 提供，Rc 应满足：

Vcc - I × Rc > VIH

注：若三极管换成 MOS 管，即为 OD 门。

8.2 OE 门

说明：A 点的低电平由外部下拉电阻 R 提供，R 应满足：

Vcc - I × Rc < VIL

---

9. TTL、CMOS 对接查询表

• 表中 √ 表示电平可直接互联
• 表中 ★ 表示需特殊处理
• 表中其他情况详见后续章节说明

---

10. 使用 MOS 管进行电平转换

说明：该转换为单向电平转换，方向为 A → B。

---