数据类型 reg 和 wire 少于 1 分钟阅读 在 FPGA 设计中(主要使用 Verilog/VHDL 等 HDL),reg和wire是两种最基础的数据类型,它们的核心区别在于语义、赋值方式和硬件实现: