Anlogic EF3 架构 上电后配置流程

概要：本文详细介绍了 Anlogic EF3 系列 FPGA 上电后的配置流程，包括上电初始化、配置数据写入、启动阶段及进入用户模式的详细过程，同时提供了配置信号状态控制的说明及 MSPI 配置流程图示。

1. 基本流程

上电初始化 → 配置数据写入 → 启动阶段 → 进入用户模式

flowchart TD
    A[上电初始化] --> B{初始化完成<br>INITN变高}
    B --> C[配置数据写入]
    C --> D[启动阶段]
    D --> E[进入用户模式]

    subgraph A[上电初始化]
        A1[上电<br>（EF3L90非配置相关IO状态为弱上拉）] --> A2[装载feature寄存器]
        A2 --> A3[清除内部所有配置点]
        A3 --> A4[复位内部寄存器]
    end

    subgraph C[配置数据写入]
        C1[根据feature寄存器确定配置模式<br>（EF3L90 普通 IO 的状态：<br>HSWAPEN=0 弱上拉<br>HSWAPEN=1 三态）]
    end

    subgraph D[启动阶段]
        D1[释放DONE信号] --> D2[释放全局三态信号GTS]
        D2 --> D3[释放全局复位/置位信号GSR]
        D3 --> D4[释放全局写使能信号GWE]
    end

    subgraph E[进入用户模式]
        E1[用户IO由代码控制]
        E2[未使用管脚为弱上拉状态]
    end

---

2. 基本流程详解

2.1 上电初始化

上电后，系统进入初始化阶段，依次完成以下操作：

• 装载 feature 寄存器
• 清除内部所有配置点
• 复位内部寄存器

PS：非配置相关 I/O 在 feature 寄存器加载前的状态如下：

器件	VERSION	非配置相关 I/O 状态（feature寄存器加载前）
EF3L40, EF3L90	-	弱上拉
EF3LA0, EF3L50, EF3L70	3’b000	三态
EF3LA0, EF3L50, EF3L70	3’b010	弱下拉

初始化完成后，INITN 信号变为高电平，系统进入配置数据写入阶段。

---

2.2 配置数据写入

根据 feature 寄存器决定加载数据的配置模式：

• EF3L40 和 EF3L90：普通 I/O 状态由 HSWAPEN 控制
  • HSWAPEN = 0：弱上拉
  • HSWAPEN = 1：三态
• EF3LA0、EF3L70、EF3L50：普通 I/O 状态由 HSWAPEN 控制
  • HSWAPEN = 0：弱下拉
  • HSWAPEN = 1：三态

---

2.3 启动阶段

完成配置数据写入后，依次释放各类控制信号：

1. 释放 DONE 信号
   • DONE 从低电平变为高电平，表示 FPGA 完成数据配置。
2. 释放 GTS（全局三态信号）
   • 控制释放所有 I/O 管脚，使其恢复功能。
3. 释放 GSR（全局复位/置位信号）
   • 允许所有触发器根据代码逻辑改变状态。
4. 释放 GWE（全局写使能信号）
   • 允许所有 RAM 和触发器写入。

---

2.4 进入用户模式

进入用户模式后：

• 用户使用的 IO 脚由代码控制
• 未使用的管脚保持弱上拉状态

---

3. MSPI 配置流程