ETH 原理图阅读笔记

少于 1 分钟阅读次阅读

LAN 模块组成

MAC 芯片的时钟由 PHY 芯片提供，这可以在设备树中通过 gmac 节点的配置体现：
```
gmac {
    clock_in_out = "input";
};
```
input 表示 MAC 的时钟由 PHY 提供。
- 在千兆模式下，PHY 芯片需提供 125MHz 主时钟：
  - RK 主控无法分出精准的 125MHz 时钟，或者分出的时钟可能不够精准，从而导致 GMAC 丢包或无法正常工作。
- 在百兆模式下，时钟可以由 RK 主控提供。

alt text

MDI接口，用于接入RJ45进行以太网信号传输 4对差分对，百兆下只用两对差分进行发送和接收（BI_DA+/-、BI_DB+/-），千兆则四对都使用。
Clock 实际使用时，外部晶振没有接入，而该PHY芯片的CLKOUT引脚提供由内部PLL生成的参考时钟信号给MAC
RGMII TX方向（MAC到PHY）：通过TXD[3:0]发送数据，TXCTL发送控制信号，TXC提供发送时钟。 RX方向（PHY到MAC）：通过RXD[3:0]接收数据，RXCTL接收控制信号，RXC提供接收时钟。双边沿传输：RGMII通过双边沿传输提高数据速率，同时减少引脚数量
配置接口 MDC：MAC会通过MDC驱动时钟信号，PHY通过此时钟同步MDIO数据的读写操作。 MDIO：用于在MAC和PHY之间传输管理数据。 INTB/PMEB：原理图中使用的是中断功能
1. 中断（INTB）：当发生特定事件时（如链路状态变化），该引脚输出低电平作为中断信号，通知MAC，默认功能。
2. 电源管理事件（PMEB）：当接收到唤醒信号（如魔术包）时，输出低电平。
复位将此引脚拉低至少10ms，PHY芯片会执行硬件复位。原理图中，该引脚（PHY1_RST）接入上拉电阻，并接入RK主控的GMAC1_RSTn_GPIO3_B0，对应设备树中 gmac1的属性 snps,reset-gpio = <&gpio3 RK_PB0 GPIO_ACTIVE_LOW>;
硬件配置引脚 PHYAD[2:0]：PHY地址配置引脚，用于设置PHY的地址，用于MDIO总线的管理这三个引脚有复用 PHYAD2/RXCTL PHYAD1/RXC PHYAD0/RXD3

alt text PLL、TXDLY、RXDLY实际上都没有接入上拉电阻，而是下拉到地所以PLL在进入ALDPS（Adaptive Low Power Down模式）时不会停止PLL，TX和RX delay都没有配置

CFG_EXT 是下拉的，说明I/O电压源应该是芯片内部的LDO 具体电压由CFG_LDO[1:0]配置，也就是内部1.8V

其他 RSET 引脚（外部电阻参考） REG_OUT / LDO_OUT 引脚（稳压器输出）：该引脚提供1.0V的输出电压，由芯片内部的开关稳压器生成。连接电感器（2.2μH或4.7μH）用于稳压电路的滤波和储能。
电源 DVDD33 和 DVDD_RG（数字I/O电源） DVDD33：为非RGMII的数字I/O引脚提供供电，电压为3.3V。 DVDD_RG：为RGMII的数字I/O引脚提供供电，具体电压根据硬件配置决定（可能是3.3V、2.5V、1.8V或1.5V）。如果启用了外部供电模式（通过CFG_EXT引脚），需要确保外部电压源稳定。 DVDD10（数字核心电源）提供1.0V电压，支持芯片的数字核心逻辑工作。该电压通常由芯片内部的稳压器（如LDO或开关稳压器）生成，也可通过外部电源提供。 AVDD33 和 AVDD10（模拟电源） AVDD33：为PHY的模拟前端电路提供3.3V电压。 AVDD10：为模拟电路提供1.0V低电压，通常与DVDD10配合使用。 GND（地）所有电路的公共地连接，包括模拟地（AGND）和数字地（DGND）。

alt text 原理图中，3.3V的数字电源和模拟电源连接在一起，1.0V的数字电源和模拟电源连接在一起 RGMII的数字I/O DVDD_RG单独引出

GSC-2401-R